ইন্টিগ্রেটেড সার্কিট আইসি চিপস ওয়ান স্পট বাই EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
পণ্য বৈশিষ্ট্য
টাইপ | বর্ণনা |
শ্রেণী | ইন্টিগ্রেটেড সার্কিট (ICs) এমবেডেড CPLDs (জটিল প্রোগ্রামেবল লজিক ডিভাইস) |
Mfr | ইন্টেল |
সিরিজ | MAX® II |
প্যাকেজ | ট্রে |
মান প্যাকেজ | 90 |
পণ্যের অবস্থা | সক্রিয় |
প্রোগ্রামেবল টাইপ | সিস্টেম প্রোগ্রামেবল |
বিলম্ব সময় tpd(1) সর্বোচ্চ | 4.7 এনএস |
ভোল্টেজ সরবরাহ – অভ্যন্তরীণ | 2.5V, 3.3V |
লজিক উপাদান/ব্লকের সংখ্যা | 240 |
ম্যাক্রোসেলের সংখ্যা | 192 |
I/O এর সংখ্যা | 80 |
অপারেটিং তাপমাত্রা | 0°C ~ 85°C (TJ) |
মাউন্ট টাইপ | গুফ |
প্যাকেজ/কেস | 100-TQFP |
সরবরাহকারী ডিভাইস প্যাকেজ | 100-TQFP (14×14) |
বেস পণ্য নম্বর | EPM240 |
খরচ হল 3D প্যাকেজড চিপগুলির মুখোমুখি হওয়া প্রধান সমস্যাগুলির মধ্যে একটি, এবং Foveros প্রথমবারের মতো ইন্টেল তাদের শীর্ষস্থানীয় প্যাকেজিং প্রযুক্তির জন্য উচ্চ ভলিউমে তাদের উত্পাদন করেছে৷ইন্টেল, তবে, বলে যে 3D ফোভারস প্যাকেজে উত্পাদিত চিপগুলি আদর্শ চিপ ডিজাইনের সাথে অত্যন্ত প্রতিযোগিতামূলক - এবং কিছু ক্ষেত্রে সস্তাও হতে পারে।
Intel Foveros চিপটিকে যতটা সম্ভব কম খরচে ডিজাইন করেছে এবং এখনও কোম্পানির উল্লিখিত কর্মক্ষমতা লক্ষ্য পূরণ করে – এটি Meteor Lake প্যাকেজের সবচেয়ে সস্তা চিপ।ইন্টেল এখনও ফোভারস ইন্টারকানেক্ট/বেস টাইলের গতি ভাগ করেনি কিন্তু বলেছে যে উপাদানগুলি একটি প্যাসিভ কনফিগারেশনে কয়েক গিগাহার্জে চলতে পারে (একটি বিবৃতি যা বোঝায় যে মধ্যস্থতাকারী স্তরের একটি সক্রিয় সংস্করণ ইন্টেল ইতিমধ্যে বিকাশ করছে )সুতরাং, Foveros ডিজাইনারকে ব্যান্ডউইথ বা লেটেন্সি সীমাবদ্ধতার সাথে আপস করার প্রয়োজন হয় না।
ইন্টেলও পারফরম্যান্স এবং খরচ উভয় ক্ষেত্রেই ডিজাইনটি ভালভাবে মাপতে পারে বলে আশা করে, যার অর্থ এটি অন্যান্য বাজারের অংশগুলির জন্য বা উচ্চ-পারফরম্যান্স সংস্করণের বৈকল্পিকগুলির জন্য বিশেষ ডিজাইন অফার করতে পারে।
সিলিকন চিপ প্রক্রিয়াগুলি তাদের সীমার কাছে যাওয়ার সাথে সাথে প্রতি ট্রানজিস্টরের উন্নত নোডের খরচ দ্রুতগতিতে বাড়ছে।এবং ছোট নোডের জন্য নতুন আইপি মডিউল (যেমন I/O ইন্টারফেস) ডিজাইন করা বিনিয়োগে খুব বেশি রিটার্ন দেয় না।অতএব, 'যথেষ্ট ভাল' বিদ্যমান নোডগুলিতে অ-সমালোচনামূলক টাইলস/চিপলেটগুলি পুনঃব্যবহার করা সময়, খরচ এবং উন্নয়ন সংস্থানগুলি বাঁচাতে পারে, পরীক্ষার প্রক্রিয়াটিকে সরল করার কথা উল্লেখ না করে।
একক চিপগুলির জন্য, ইন্টেলকে অবশ্যই বিভিন্ন চিপ উপাদান পরীক্ষা করতে হবে, যেমন মেমরি বা PCIe ইন্টারফেস, পর্যায়ক্রমে, যা একটি সময়সাপেক্ষ প্রক্রিয়া হতে পারে।বিপরীতে, চিপ নির্মাতারা সময় বাঁচাতে একই সাথে ছোট চিপগুলি পরীক্ষা করতে পারে।নির্দিষ্ট TDP রেঞ্জের জন্য চিপ ডিজাইন করার ক্ষেত্রেও কভারগুলির একটি সুবিধা রয়েছে, কারণ ডিজাইনাররা তাদের ডিজাইনের প্রয়োজন অনুসারে বিভিন্ন ছোট চিপগুলি কাস্টমাইজ করতে পারেন।
এই পয়েন্টগুলির বেশিরভাগই পরিচিত শোনাচ্ছে, এবং সেগুলি একই কারণ যা 2017 সালে AMD-কে চিপসেট পথের নিচে নিয়ে গিয়েছিল৷ AMD চিপসেট-ভিত্তিক ডিজাইনগুলি ব্যবহার করে এমন প্রথম নয়, কিন্তু এই নকশা দর্শন ব্যবহার করার জন্য এটিই প্রথম প্রধান নির্মাতা ছিল৷ গণ-উৎপাদন আধুনিক চিপস, কিছু কিছু ইন্টেল মনে হয় একটু দেরিতে এসেছে।যাইহোক, ইন্টেলের প্রস্তাবিত 3D প্যাকেজিং প্রযুক্তি AMD এর জৈব মধ্যস্থতাকারী স্তর-ভিত্তিক ডিজাইনের তুলনায় অনেক বেশি জটিল, যার সুবিধা এবং অসুবিধা উভয়ই রয়েছে।
পার্থক্যটি শেষ পর্যন্ত সমাপ্ত চিপগুলিতে প্রতিফলিত হবে, ইন্টেল বলেছে যে নতুন 3D স্ট্যাকড চিপ মেটিওর লেক 2023 সালে পাওয়া যাবে বলে আশা করা হচ্ছে, অ্যারো লেক এবং লুনার লেক 2024 সালে আসবে।
ইন্টেল আরও বলেছে যে Ponte Vecchio সুপার কম্পিউটার চিপ, যাতে 100 বিলিয়নেরও বেশি ট্রানজিস্টর থাকবে, বিশ্বের দ্রুততম সুপার কম্পিউটার অরোরার কেন্দ্রস্থলে থাকবে বলে আশা করা হচ্ছে।