XCF128XFTG64C Encapsulation BGA64 XL উচ্চ-ঘনত্বের কনফিগারেশন এবং স্টোরেজ ডিভাইস

পণ্য বৈশিষ্ট্য

নথি ও মিডিয়া

পরিবেশগত এবং রপ্তানি শ্রেণীবিভাগ

Xilinx ইন-সিস্টেম প্রোগ্রামেবল কনফিগারেশন PROM-এর XC18V00 সিরিজ প্রবর্তন করেছে (চিত্র 1)।এই 3.3V ফ্যামিলির ডিভাইসগুলির মধ্যে রয়েছে একটি 4-মেগাবিট, একটি 2-মেগাবিট, একটি 1-মেগাবিট এবং একটি 512-কিলোবিট PROM যা Xilinx FPGA কনফিগারেশন বিটস্ট্রিমগুলিকে পুনঃপ্রোগ্রামিং এবং সংরক্ষণের জন্য একটি সহজ-টাউজ, সাশ্রয়ী পদ্ধতি প্রদান করে।

যখন FPGA মাস্টার সিরিয়াল মোডে থাকে, তখন এটি একটি কনফিগারেশন ঘড়ি তৈরি করে যা PROM চালায়।CE এবং OE সক্ষম হওয়ার পরে একটি সংক্ষিপ্ত অ্যাক্সেসের সময়, PROM DATA (D0) পিনে ডেটা পাওয়া যায় যা FPGA DIN পিনের সাথে সংযুক্ত।নতুন ডেটা প্রতিটি ক্রমবর্ধমান ঘড়ি প্রান্তের পরে একটি সংক্ষিপ্ত অ্যাক্সেস সময় পাওয়া যায়।FPGA কনফিগারেশন সম্পূর্ণ করার জন্য উপযুক্ত সংখ্যক ঘড়ির ডাল তৈরি করে।যখন FPGA স্লেভ সিরিয়াল মোডে থাকে, তখন PROM এবং FPGA একটি বাহ্যিক ঘড়ি দ্বারা ক্লক করা হয়।

যখন FPGA Master Select MAP মোডে থাকে, FPGA একটি কনফিগারেশন ঘড়ি তৈরি করে যা PROM চালায়।যখন FPGA স্লেভ সমান্তরাল বা স্লেভ সিলেক্ট MAP মোডে থাকে, তখন একটি বহিরাগত অসিলেটর কনফিগারেশন ঘড়ি তৈরি করে যা PROM এবং FPGA চালায়।CE এবং OE সক্ষম হওয়ার পরে, PROM-এর ডেটা (D0-D7) পিনে ডেটা পাওয়া যায়।নতুন ডেটা প্রতিটি ক্রমবর্ধমান ঘড়ি প্রান্তের পরে একটি সংক্ষিপ্ত অ্যাক্সেস সময় পাওয়া যায়।CCLK-এর নিম্নলিখিত ক্রমবর্ধমান প্রান্তে FPGA-তে ডেটা ক্লক করা হয়।স্লেভ প্যারালাল বা স্লেভ সিলেক্ট ম্যাপ মোডে একটি ফ্রি-চালিত অসিলেটর ব্যবহার করা যেতে পারে।

নিম্নলিখিত ডিভাইসের সিই ইনপুট চালাতে সিইও আউটপুট ব্যবহার করে একাধিক ডিভাইস ক্যাসকেড করা যেতে পারে।এই চেইনের সমস্ত PROM-এর ঘড়ির ইনপুট এবং ডেটা আউটপুট পরস্পর সংযুক্ত।সমস্ত ডিভাইস সামঞ্জস্যপূর্ণ এবং পরিবারের অন্যান্য সদস্যদের সাথে বা XC17V00 ওয়ান-টাইম প্রোগ্রামেবল সিরিয়াল PROM পরিবারের সাথে ক্যাসকেড করা যেতে পারে।